Pourquoi le silicium atteint-il ses limites physiques ?
La réduction constante de la taille des transistors, régie par la loi de Moore, se heurte à des obstacles physiques majeurs. À mesure que les composants s’approchent de l’échelle de quelques nanomètres, le silicium présente des problèmes de fuite de courant et de dissipation thermique. Les électrons ont tendance à franchir les barrières qui devraient les contenir, un phénomène connu sous le nom d’effet de canal court.
Pour contrer ces fuites, l’industrie est passée de l’architecture FinFET à celle des transistors à effet de champ à grille tout autour (Gate-All-Around, ou GAA). Cette structure, déjà utilisée par Samsung pour ses nœuds de gravure de 3 nanomètres, entoure le canal de conduction par la grille sur tous les côtés pour un meilleur contrôle électrostatique. Toutefois, même avec le GAA, le silicium finit par atteindre une limite de finesse où il ne peut plus fonctionner de manière efficace.
Comment les matériaux 2D transforment-ils la structure des transistors ?
Pour succéder au silicium, les chercheurs se tournent vers les matériaux bidimensionnels (2D), qui ne possèdent qu’une épaisseur de quelques atomes. Parmi les candidats les plus sérieux figurent les dichalcogénures de métaux de transition (TMD), tels que le disulfure de molybdène ($MoS_2$) et le diséléniure de tungstène ($WSe_2$).
Contrairement au silicium, ces matériaux conservent des propriétés électroniques exceptionnelles même lorsqu’ils sont extrêmement fins. Selon les travaux de recherche menés par des institutions comme l’IMEC en Belgique, l’utilisation de couches de $MoS_2$ permettrait de créer des transistors encore plus petits tout en réduisant la consommation d’énergie. Ces matériaux offrent une mobilité des porteurs de charge élevée, essentielle pour la vitesse de calcul, sans les effets de fuite massifs observés avec le silicium ultra-mince.
Quel est le rôle de la technologie de dépôt de couches atomiques ?
L’intégration de ces nouveaux matériaux nécessite une précision chirurgicale que les méthodes de fabrication traditionnelles ne peuvent offrir. C’est ici que le dépôt de couches atomiques (Atomic Layer Deposition, ou ALD) devient indispensable. Cette technique permet de déposer des matériaux couche par couche, un atome à la fois, sur une surface donnée.
L’ALD fonctionne par une série de réactions chimiques auto-limitées. Dans chaque cycle, des précurseurs gazeux sont introduits dans une chambre de vide, se fixant uniquement sur la surface disponible jusqu’à ce qu’une seule couche moléculaire soit formée. Ce processus garantit une uniformité parfaite, même sur des structures tridimensionnelles complexes comme les nanosheets des transistors GAA. Cette capacité de contrôle est la condition sine qua non pour manipuler les matériaux 2D sans introduire de défauts structurels qui ruineraient les performances de la puce.
Quels sont les obstacles à une production industrielle massive ?
Malgré les avancées en laboratoire, le passage à une production de masse pose des défis techniques et économiques. Le premier obstacle est la compatibilité avec les procédés CMOS (Complementary Metal-Oxide-Semiconductor) existants. Les usines de fabrication actuelles sont optimisées pour le silicium ; introduire de nouveaux matériaux nécessite des modifications coûteuses des équipements et des protocoles de nettoyage.
Un autre défi concerne la croissance de matériaux 2D sur de grandes surfaces de silicium sans créer de dislocations ou de contaminations. Les chercheurs doivent également garantir que la qualité des couches déposées par ALD reste constante sur des wafers de 300 mm, une échelle bien plus grande que les échantillons utilisés lors des tests de laboratoire. La viabilité commerciale de ces nouveaux semi-conducteurs dépendra de la capacité des fondeurs à maintenir un rendement de fabrication élevé tout en intégrant ces couches atomiques avec une précision absolue.
Find more reporting in our Technologie et science section.
