OpenAI a présenté Jalapeño, sa première puce d’inférence maison co-conçue avec Broadcom. Destinée à alimenter ChatGPT et ses API, cette puce affiche des gains d’efficacité énergétique et une latence de bout en bout considérablement réduites par rapport aux accélérateurs de Nvidia, selon les tests publiés.
Dans un secteur dominé par les processeurs de Nvidia, OpenAI cherche à réduire sa dépendance tout en maîtrisant l’explosion de la facture énergétique de ses centres de données. L’entreprise a dévoilé les résultats de performance de sa première puce personnalisée, baptisée Jalapeño. Conçue spécifiquement pour l’inférence — c’est-à-dire l’exécution de modèles déjà entraînés plutôt que leur conception initiale —, cette architecture ASIC a été développée en à peine neuf mois, selon les données rendues publiques.
Les performances mesurées par le benchmark InferenceX
Pour évaluer sa puce, OpenAI a utilisé InferenceX, un benchmark public développé par SemiAnalysis. Les tests ont comparé Jalapeño à des systèmes commerciaux concurrents sur trois modèles ouverts de grande envergure : GPT-OSS 120B, DeepSeek R1 670B et Kimi K2.5 1T. Les résultats démontrent un net avantage en matière de rendement énergétique et de rapidité.
Sur le modèle DeepSeek R1 670B, le débit par watt serait supérieur d’un facteur 1,7 par rapport à un système à base de GB300 de Nvidia, affichant une latence inférieure d’un facteur 3,6. Pour le traitement interactif, la puce atteint un débit de décodage d’environ 700 jetons par seconde et par utilisateur, contre approximativement 169 pour le matériel comparé. Des gains de 1,5 à 1,9 fois plus de travail par watt ont également été observés sur l’ensemble des configurations normalisées.
Une architecture pensée pour la mémoire et les agents IA
L’efficacité de Jalapeño repose sur des choix structurels précis. Dotée d’une enveloppe thermique nominale de 700 watts — bien que la puissance soutenue mesurée soit descendue à 550 watts ou en dessous lors des tests —, la puce intègre 216 Gio de mémoire HBM4. L’agencement technique privilégie la proximité entre les unités de calcul et le cache dit KV, qui conserve le contexte des conversations pour limiter les déplacements de données.
Cette optimisation répond directement aux exigences des charges de travail agentiques, dans lesquelles les requêtes s’enchaînent sur plusieurs étapes d’inférence successives. En réduisant les temps de communication entre les cœurs, la puce parvient à abaisser la latence globale de bout en bout de 1,7 à 3,6 fois selon le modèle et le système de comparaison de Nvidia.
Une conception assistée par l’intelligence artificielle
Pour tenir ce calendrier de développement resserré à neuf mois entre l’esquisse et la gravure finale, l’équipe de conception a mobilisé ses propres technologies. Les modèles internes de l’entreprise, de Codex à GPT-Astra, ont permis d’explorer les architectures possibles et d’accélérer l’optimisation des circuits arithmétiques. Grâce à ces outils, l’entreprise indique avoir porté des modèles ouverts non prévus initialement dans son plan de production en seulement deux mois, obtenant des implémentations de certains blocs d’attention fonctionnant 1,5 à 1,8 fois plus rapidement que des versions rédigées par des humains.
Calendrier de déploiement et stratégie face à Nvidia
L’intégration de Jalapeño au sein de l’infrastructure de calcul de l’entreprise est prévue d’ici la fin de l’année 2026. Le plan de marche prévoit une montée en puissance progressive à partir de 2027 dans le cadre d’un vaste accord avec Broadcom visant à déployer environ 10 GW d’accélérateurs d’ici 2029.
Malgré cette incursion dans le silicium propriétaire, la firme ne coupe pas les ponts avec ses partenaires historiques. Elle a confirmé qu’elle continuera d’utiliser et de déployer massivement les accélérateurs de Nvidia, en particulier pour les phases d’entraînement des modèles, tout en préparant déjà activement les deuxième et troisième générations de ses propres processeurs.